AES的Verilog实现,用于加密的算法硬件实现

发表于 2025-2-6 13:23:05

├aes_core
│  ├bench
│  │  ├verilog
│  │  │  ├test_bench_top.v
│  ├doc
│  │  ├aes.pdf
│  ├rtl
│  │  ├verilog
│  │  │  ├aes_cipher_top.v
│  │  │  ├aes_inv_cipher_top.v
│  │  │  ├aes_inv_sbox.v
│  │  │  ├aes_key_expand_128.v
│  │  │  ├aes_rcon.v
│  │  │  ├aes_sbox.v
│  │  │  ├timescale.v
│  ├sim
│  │  ├rtl_sim
│  │  │  ├bin
│  │  │  │  ├Makefile
│  │  │  ├run
│  │  │  │  ├waves
│  │  │  │  │  ├waves.do
│  ├syn
│  │  ├bin
│  │  │  ├comp.dc
│  │  │  ├design_spec.dc
│  │  │  ├lib_spec.dc
│  │  │  ├read.dc
│  ├vim_session.vim

AES的Verilog实现,用于加密的算法硬件实现.RAR (200 KB, 下载次数: 0, 售价: 10 积分)

		自动登录	找回密码
密码			立即注册