AES算法的Verilog HDL实现

文件列表：
├mini_aes
│  ├mini_aes
│  │  ├bench
│  │  │  ├input.vhdl
│  │  │  ├modelsim_bench.do
│  │  │  ├modelsim_bench.vhdl
│  │  │  ├output.vhdl
│  │  ├data
│  │  │  ├ecb_tbl.txt
│  │  │  ├xilinx_fpga.ucf
│  │  ├doc
│  │  │  ├acrobat_view
│  │  │  ├aes128block.eps
│  │  │  ├area.eps
│  │  │  ├circuit_schematic.eps
│  │  │  ├key_scheduler.eps
│  │  │  ├Makefile
│  │  │  ├mini_aes.pdf
│  │  │  ├mini_aes.tex
│  │  │  ├oc_logo.eps
│  │  ├README
│  │  ├source
│  │  │  ├bram_block_a.vhdl
│  │  │  ├bram_block_b.vhdl
│  │  │  ├counter2bit.vhdl
│  │  │  ├folded_register.vhdl
│  │  │  ├io_interface.vhdl
│  │  │  ├key_scheduler.vhdl
│  │  │  ├mini_aes.vhdl
│  │  │  ├mix_column.vhdl
│  │  │  ├xtime.vhdl

AES算法的Verilog HDL实现.rar (235.28 KB, 下载次数: 0, 售价: 10 积分)

2025-2-6 13:20 上传

点击文件名下载附件