Verilog中基于FPGA的UDP网络发射机实现

文件列表：
├CECS361_Final_Project-main
│  ├final_project.cache
│  │  ├wt
│  │  │  ├project.wpc
│  ├final_project.hw
│  │  ├final_project.lpr
│  ├final_project.srcs
│  │  ├constrs_1
│  │  │  ├imports
│  │  │  │  ├new
│  │  │  │  │  ├NexysA7-100T-final.xdc
│  │  │  │  │  ├test.xdc
│  │  ├sources_1
│  │  │  ├imports
│  │  │  │  ├new
│  │  │  │  │  ├d_pad.v
│  │  │  │  │  ├eth_phy_adapter.v
│  │  │  │  │  ├memory_module.v
│  │  │  │  │  ├random_data.v
│  │  │  │  │  ├seven_seg_display_letters.v
│  │  │  │  │  ├seven_seg_display_numbers.v
│  │  │  │  │  ├switch_to_dec.v
│  │  │  │  │  ├top.v
│  │  │  │  │  ├udp.v
│  ├final_project.xpr
│  ├LICENSE
│  ├README.md

Verilog中基于FPGA的UDP网络发射机实现.zip (16.55 KB, 下载次数: 0, 售价: 10 积分)

2024-12-26 02:03 上传

点击文件名下载附件