基于FPGA的三速以太网UDP协议栈设计

文件列表：
├Tri_Eth_UDP_pro_stack-main
│  ├picture
│  │  ├UDP_summary.png
│  ├rtl
│  │  ├ARP_module.v
│  │  ├ARP_RX.v
│  │  ├ARP_table.v
│  │  ├ARP_TX.v
│  │  ├CRC32_D8.v
│  │  ├CRC_data_process.v
│  │  ├Data_2to1_arbiter.v
│  │  ├Ethernet_MAC.v
│  │  ├GMII2RGMII_drive.v
│  │  ├ICMP_module.v
│  │  ├ICMP_RX.v
│  │  ├ICMP_TX.v
│  │  ├IP_module.v
│  │  ├IP_RX.v
│  │  ├IP_TX.v
│  │  ├MAC_IP_ARP_demux.v
│  │  ├MAC_RX.v
│  │  ├MAC_TX.v
│  │  ├RGMII_RAM.v
│  │  ├RGMII_RAM_qi.v
│  │  ├RGMII_Tri.v
│  │  ├RGMII_Tri_qi.v
│  │  ├rst_gen_module.v
│  │  ├UDP_module.v
│  │  ├UDP_RX.v
│  │  ├UDP_Stack_TOP.v
│  │  ├UDP_TX.v
│  │  ├XC7A100_TOP.v
│  ├tb
│  │  ├crc_tb.v
│  │  ├SIM_udp_stack_TB.v

基于FPGA的三速以太网UDP协议栈设计.zip (75.57 KB, 下载次数: 0, 售价: 10 积分)

2024-12-26 02:00 上传

点击文件名下载附件