交通信号灯的verilog实现，里面包含有源程序和仿真图

文件列表：
├文件夹1：[sig_control]
│  ├文件夹1：[db]
│  │  ├(1)logic_util_heursitic.dat
│  │  ├(2)prev_cmp_sig_control.qmsg
│  │  ├(3)sig_control.(0).cnf.cdb
│  │  ├(4)sig_control.(0).cnf.hdb
│  │  ├(5)sig_control.asm.qmsg
│  │  ├(6)sig_control.asm.rdb
│  │  ├(7)sig_control.asm_labs.ddb
│  │  ├(8)sig_control.cbx.xml
│  │  ├(9)sig_control.cmp.bpm
│  │  ├(10)sig_control.cmp.cdb
│  │  ├(11)sig_control.cmp.hdb
│  │  ├(12)sig_control.cmp.idb
│  │  ├(13)sig_control.cmp.kpt
│  │  ├(14)sig_control.cmp.logdb
│  │  ├(15)sig_control.cmp.rdb
│  │  ├(16)sig_control.cmp_merge.kpt
│  │  ├(17)sig_control.db_info
│  │  ├(18)sig_control.eda.qmsg
│  │  ├(19)sig_control.fit.qmsg
│  │  ├(20)sig_control.hier_info
│  │  ├(21)sig_control.hif
│  │  ├(22)sig_control.ipinfo
│  │  ├(23)sig_control.lpc.html
│  │  ├(24)sig_control.lpc.rdb
│  │  ├(25)sig_control.lpc.txt
│  │  ├(26)sig_control.map.bpm
│  │  ├(27)sig_control.map.cdb
│  │  ├(28)sig_control.map.hdb
│  │  ├(29)sig_control.map.kpt
│  │  ├(30)sig_control.map.logdb
│  │  ├(31)sig_control.map.qmsg
│  │  ├(32)sig_control.map.rdb
│  │  ├(33)sig_control.map_bb.cdb
│  │  ├(34)sig_control.map_bb.hdb
│  │  ├(35)sig_control.map_bb.logdb
│  │  ├(36)sig_control.piranha_io_sim_cache.ff_ff_0c_fast.hsd
│  │  ├(37)sig_control.piranha_io_sim_cache.ss_ss_0c_slow.hsd
│  │  ├(38)sig_control.piranha_io_sim_cache.ss_ss_85c_slow.hsd
│  │  ├(39)sig_control.pre_map.cdb
│  │  ├(40)sig_control.pre_map.hdb
│  │  ├(41)sig_control.qns
│  │  ├(42)sig_control.root_partition.map.reg_db.cdb
│  │  ├(43)sig_control.routing.rdb
│  │  ├(44)sig_control.rtlv.hdb
│  │  ├(45)sig_control.rtlv_sg.cdb
│  │  ├(46)sig_control.rtlv_sg_swap.cdb
│  │  ├(47)sig_control.sas
│  │  ├(48)sig_control.sgdiff.cdb
│  │  ├(49)sig_control.sgdiff.hdb
│  │  ├(50)sig_control.sld_design_entry.sci
│  │  ├(51)sig_control.sld_design_entry_dsc.sci
│  │  ├(52)sig_control.smart_action.txt
│  │  ├(53)sig_control.smp_dump.txt
│  │  ├(54)sig_control.sta.qmsg
│  │  ├(55)sig_control.sta.rdb
│  │  ├(56)sig_control.sta_cmp.6_slow_900mv_85c.tdb
│  │  ├(57)sig_control.syn_hier_info
│  │  ├(58)sig_control.tiscmp.fastest_slow_900mv_0c.ddb
│  │  ├(59)sig_control.tiscmp.fastest_slow_900mv_85c.ddb
│  │  ├(60)sig_control.tiscmp.fast_900mv_0c.ddb
│  │  ├(61)sig_control.tiscmp.slow_900mv_0c.ddb
│  │  ├(62)sig_control.tiscmp.slow_900mv_85c.ddb
│  │  ├(63)sig_control.tis_db_list.ddb
│  │  ├(64)sig_control.vpr.ammdb
│  │  └█
│  ├文件夹2：[incremental_db]
│  │  ├文件夹1：[compiled_partitions]
│  │  │  ├(1)sig_control.db_info
│  │  │  ├(2)sig_control.root_partition.cmp.ammdb
│  │  │  ├(3)sig_control.root_partition.cmp.cdb
│  │  │  ├(4)sig_control.root_partition.cmp.dfp
│  │  │  ├(5)sig_control.root_partition.cmp.hdb
│  │  │  ├(6)sig_control.root_partition.cmp.kpt
│  │  │  ├(7)sig_control.root_partition.cmp.logdb
│  │  │  ├(8)sig_control.root_partition.cmp.rcfdb
│  │  │  ├(9)sig_control.root_partition.map.cdb
│  │  │  ├(10)sig_control.root_partition.map.dpi
│  │  │  ├(11)sig_control.root_partition.map.hbdb.cdb
│  │  │  ├(12)sig_control.root_partition.map.hbdb.hb_info
│  │  │  ├(13)sig_control.root_partition.map.hbdb.hdb
│  │  │  ├(14)sig_control.root_partition.map.hbdb.sig
│  │  │  ├(15)sig_control.root_partition.map.hdb
│  │  │  ├(16)sig_control.root_partition.map.kpt
│  │  │  └█
│  │  ├(1)README
│  │  └█
│  ├文件夹3：[output_files]
│  │  ├(1)sig_control.asm.rpt
│  │  ├(2)sig_control.done
│  │  ├(3)sig_control.eda.rpt
│  │  ├(4)sig_control.fit.rpt
│  │  ├(5)sig_control.fit.smsg
│  │  ├(6)sig_control.fit.summary
│  │  ├(7)sig_control.flow.rpt
│  │  ├(8)sig_control.jdi
│  │  ├(9)sig_control.map.rpt
│  │  ├(10)sig_control.map.summary
│  │  ├(11)sig_control.pin
│  │  ├(12)sig_control.sof
│  │  ├(13)sig_control.sta.rpt
│  │  ├(14)sig_control.sta.summary
│  │  └█
│  ├(1)sig_control.jdi
│  ├(2)sig_control.qpf
│  ├(3)sig_control.qsf
│  ├(4)sig_control.qws
│  ├(5)sig_control.v
│  ├(6)sig_control.v.bak
│  ├(7)sig_control_nativelink_simulation.rpt
│  ├文件夹4：[simulation]
│  │  ├文件夹1：[modelsim]
│  │  │  ├(1)modelsim.ini
│  │  │  ├(2)msim_transcript
│  │  │  ├文件夹1：[rtl_work]
│  │  │  │  ├文件夹1：[sig_control]
│  │  │  │  │  ├(1)verilog.prw
│  │  │  │  │  ├(2)verilog.psm
│  │  │  │  │  ├(3)_primary.dat
│  │  │  │  │  ├(4)_primary.dbs
│  │  │  │  │  ├(5)_primary.vhd
│  │  │  │  │  └█
│  │  │  │  ├文件夹2：[stimulus]
│  │  │  │  │  ├(1)verilog.prw
│  │  │  │  │  ├(2)verilog.psm
│  │  │  │  │  ├(3)_primary.dat
│  │  │  │  │  ├(4)_primary.dbs
│  │  │  │  │  ├(5)_primary.vhd
│  │  │  │  │  └█
│  │  │  │  ├(1)_info
│  │  │  │  ├文件夹3：[_temp]
│  │  │  │  │  └█
│  │  │  │  ├(2)_vmake
│  │  │  │  └█
│  │  │  ├(3)sig_control.sft
│  │  │  ├(4)sig_control.vho
│  │  │  ├(5)sig_control.vt
│  │  │  ├(6)sig_control.vt.bak
│  │  │  ├(7)sig_control_6_900mv_0c_slow.vho
│  │  │  ├(8)sig_control_6_900mv_0c_vhd_slow.sdo
│  │  │  ├(9)sig_control_6_900mv_85c_slow.vho
│  │  │  ├(10)sig_control_6_900mv_85c_vhd_slow.sdo
│  │  │  ├(11)sig_control_min_900mv_0c_fast.vho
│  │  │  ├(12)sig_control_min_900mv_0c_vhd_fast.sdo
│  │  │  ├(13)sig_control_modelsim.xrf
│  │  │  ├(14)sig_control_run_msim_rtl_verilog.do
│  │  │  ├(15)sig_control_run_msim_rtl_verilog.do.bak
│  │  │  ├(16)sig_control_run_msim_rtl_verilog.do.bak1
│  │  │  ├(17)sig_control_vhd.sdo
│  │  │  ├(18)vsim.wlf
│  │  │  └█
│  │  └█
│  └█
└█

交通信号灯的verilog实现，里面包含有源程序和仿真图.zip (2.79 MB, 下载次数: 0, 售价: 10 积分)

2024-12-5 01:30 上传

点击文件名下载附件