使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现

使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现对一个十字路口的交通灯的控制，包括4个红绿灯和4个2位的数码倒计时器。

文件列表：
├文件夹1：[jiao_tong_deng]
│  ├(1)altpll0.bsf
│  ├(2)altpll0.cmp
│  ├(3)altpll0.ppf
│  ├(4)altpll0.qip
│  ├(5)altpll0.vhd
│  ├(6)altpll0_wave0.jpg
│  ├(7)altpll0_waveforms.html
│  ├(8)Block1.bdf
│  ├文件夹1：[db]
│  │  ├(1)jiao_tong_deng.(0).cnf.cdb
│  │  ├(2)jiao_tong_deng.(0).cnf.hdb
│  │  ├(3)jiao_tong_deng.(1).cnf.cdb
│  │  ├(4)jiao_tong_deng.(1).cnf.hdb
│  │  ├(5)jiao_tong_deng.(2).cnf.cdb
│  │  ├(6)jiao_tong_deng.(2).cnf.hdb
│  │  ├(7)jiao_tong_deng.(3).cnf.cdb
│  │  ├(8)jiao_tong_deng.(3).cnf.hdb
│  │  ├(9)jiao_tong_deng.asm.qmsg
│  │  ├(10)jiao_tong_deng.cbx.xml
│  │  ├(11)jiao_tong_deng.cmp.bpm
│  │  ├(12)jiao_tong_deng.cmp.cdb
│  │  ├(13)jiao_tong_deng.cmp.ecobp
│  │  ├(14)jiao_tong_deng.cmp.hdb
│  │  ├(15)jiao_tong_deng.cmp.kpt
│  │  ├(16)jiao_tong_deng.cmp.logdb
│  │  ├(17)jiao_tong_deng.cmp.rdb
│  │  ├(18)jiao_tong_deng.cmp.tdb
│  │  ├(19)jiao_tong_deng.cmp0.ddb
│  │  ├(20)jiao_tong_deng.cmp_merge.kpt
│  │  ├(21)jiao_tong_deng.db_info
│  │  ├(22)jiao_tong_deng.eco.cdb
│  │  ├(23)jiao_tong_deng.fit.qmsg
│  │  ├(24)jiao_tong_deng.hier_info
│  │  ├(25)jiao_tong_deng.hif
│  │  ├(26)jiao_tong_deng.lpc.html
│  │  ├(27)jiao_tong_deng.lpc.rdb
│  │  ├(28)jiao_tong_deng.lpc.txt
│  │  ├(29)jiao_tong_deng.map.bpm
│  │  ├(30)jiao_tong_deng.map.cdb
│  │  ├(31)jiao_tong_deng.map.ecobp
│  │  ├(32)jiao_tong_deng.map.hdb
│  │  ├(33)jiao_tong_deng.map.kpt
│  │  ├(34)jiao_tong_deng.map.logdb
│  │  ├(35)jiao_tong_deng.map.qmsg
│  │  ├(36)jiao_tong_deng.map_bb.cdb
│  │  ├(37)jiao_tong_deng.map_bb.hdb
│  │  ├(38)jiao_tong_deng.map_bb.logdb
│  │  ├(39)jiao_tong_deng.pre_map.cdb
│  │  ├(40)jiao_tong_deng.pre_map.hdb
│  │  ├(41)jiao_tong_deng.rtlv.hdb
│  │  ├(42)jiao_tong_deng.rtlv_sg.cdb
│  │  ├(43)jiao_tong_deng.rtlv_sg_swap.cdb
│  │  ├(44)jiao_tong_deng.sgdiff.cdb
│  │  ├(45)jiao_tong_deng.sgdiff.hdb
│  │  ├(46)jiao_tong_deng.sld_design_entry.sci
│  │  ├(47)jiao_tong_deng.sld_design_entry_dsc.sci
│  │  ├(48)jiao_tong_deng.smp_dump.txt
│  │  ├(49)jiao_tong_deng.syn_hier_info
│  │  ├(50)jiao_tong_deng.tan.qmsg
│  │  ├(51)jiao_tong_deng.tis_db_list.ddb
│  │  ├(52)jiao_tong_deng_global_asgn_op.abo
│  │  ├(53)prev_cmp_jiao_tong_deng.asm.qmsg
│  │  ├(54)prev_cmp_jiao_tong_deng.fit.qmsg
│  │  ├(55)prev_cmp_jiao_tong_deng.map.qmsg
│  │  ├(56)prev_cmp_jiao_tong_deng.qmsg
│  │  ├(57)prev_cmp_jiao_tong_deng.tan.qmsg
│  │  └█
│  ├文件夹2：[incremental_db]
│  │  ├文件夹1：[compiled_partitions]
│  │  │  ├(1)jiao_tong_deng.root_partition.cmp.atm
│  │  │  ├(2)jiao_tong_deng.root_partition.cmp.dfp
│  │  │  ├(3)jiao_tong_deng.root_partition.cmp.hdbx
│  │  │  ├(4)jiao_tong_deng.root_partition.cmp.kpt
│  │  │  ├(5)jiao_tong_deng.root_partition.cmp.logdb
│  │  │  ├(6)jiao_tong_deng.root_partition.cmp.rcf
│  │  │  ├(7)jiao_tong_deng.root_partition.map.atm
│  │  │  ├(8)jiao_tong_deng.root_partition.map.dpi
│  │  │  ├(9)jiao_tong_deng.root_partition.map.hdbx
│  │  │  ├(10)jiao_tong_deng.root_partition.map.kpt
│  │  │  ├(11)jiao_tong_deng.root_partition.merge_hb.atm
│  │  │  └█
│  │  ├(1)README
│  │  └█
│  ├(9)jiao_tong_deng.asm.rpt
│  ├(10)jiao_tong_deng.bsf
│  ├(11)jiao_tong_deng.done
│  ├(12)jiao_tong_deng.fit.rpt
│  ├(13)jiao_tong_deng.fit.smsg
│  ├(14)jiao_tong_deng.fit.summary
│  ├(15)jiao_tong_deng.flow.rpt
│  ├(16)jiao_tong_deng.map.rpt
│  ├(17)jiao_tong_deng.map.summary
│  ├(18)jiao_tong_deng.pin
│  ├(19)jiao_tong_deng.pof
│  ├(20)jiao_tong_deng.qpf
│  ├(21)jiao_tong_deng.qsf
│  ├(22)jiao_tong_deng.qws
│  ├(23)jiao_tong_deng.sof
│  ├(24)jiao_tong_deng.tan.rpt
│  ├(25)jiao_tong_deng.tan.summary
│  ├(26)jiao_tong_deng.vhd
│  ├(27)jiao_tong_deng.vhd.bak
│  ├(28)Tcl_script1.tcl
│  ├(29)Tcl_script1.tcl.bak
│  └█
└█

使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现.rar (539.36 KB, 下载次数: 0, 售价: 10 积分)

2024-12-5 01:17 上传

点击文件名下载附件