通用软件无线电平台的FPGA代码，用Verilog编写

发表于 2024-9-20 12:41:29

文件列表：
├文件夹1：[inband_lib]
│  ├(1)channel_demux.v
│  ├(2)channel_ram.v
│  ├(3)chan_fifo_reader.v
│  ├(4)cmd_reader.v
│  ├(5)packet_builder.v
│  ├(6)register_io.v
│  ├(7)rx_buffer_inband.v
│  ├(8)tx_buffer_inband.v
│  ├(9)tx_packer.v
│  ├(10)usb_packet_fifo.v
│  └█
├文件夹2：[include]
│  ├(1)common_config_1rxhb_1tx.vh
│  ├(2)common_config_2rxhb_0tx.vh
│  ├(3)common_config_2rxhb_2tx.vh
│  ├(4)common_config_2rx_0tx.vh
│  ├(5)common_config_4rx_0tx.vh
│  ├(6)common_config_bottom.vh
│  └█
├文件夹3：[megacells]
│  ├(1)accum32.bsf
│  ├(2)accum32.cmp
│  ├(3)accum32.inc
│  ├(4)accum32.v
│  ├(5)accum32_bb.v
│  ├(6)accum32_inst.v
│  ├(7)add32.bsf
│  ├(8)add32.cmp
│  ├(9)add32.inc
│  ├(10)add32.v
│  ├(11)add32_bb.v
│  ├(12)add32_inst.v
│  ├(13)addsub16.bsf
│  ├(14)addsub16.cmp
│  ├(15)addsub16.inc
│  ├(16)addsub16.v
│  ├(17)addsub16_bb.v
│  ├(18)addsub16_inst.v
│  ├(19)bustri.bsf
│  ├(20)bustri.cmp
│  ├(21)bustri.inc
│  ├(22)bustri.v
│  ├(23)bustri_bb.v
│  ├(24)bustri_inst.v
│  ├文件夹1：[cic-library]
│  │  ├(1)auk_dspip_avalon_streaming_block_sink_cic_81.vhd
│  │  ├(2)auk_dspip_avalon_streaming_block_source_cic_81.vhd
│  │  ├(3)auk_dspip_avalon_streaming_controller_cic_81.vhd
│  │  ├(4)auk_dspip_avalon_streaming_controller_pe_cic_81.vhd
│  │  ├(5)auk_dspip_avalon_streaming_sink_cic_81.vhd
│  │  ├(6)auk_dspip_avalon_streaming_source_cic_81.vhd
│  │  ├(7)auk_dspip_cic_lib_pkg_cic_81.vhd
│  │  ├(8)auk_dspip_delay_cic_81.vhd
│  │  ├(9)auk_dspip_differentiator_cic_81.vhd
│  │  ├(10)auk_dspip_downsample_cic_81.vhd
│  │  ├(11)auk_dspip_fastaddsub_cic_81.vhd
│  │  ├(12)auk_dspip_fastadd_cic_81.vhd
│  │  ├(13)auk_dspip_integrator_cic_81.vhd
│  │  ├(14)auk_dspip_lib_pkg_cic_81.vhd
│  │  ├(15)auk_dspip_math_pkg_cic_81.vhd
│  │  ├(16)auk_dspip_pipelined_adder_cic_81.vhd
│  │  ├(17)auk_dspip_roundsat_cic_81.vhd
│  │  ├(18)auk_dspip_text_pkg_cic_81.vhd
│  │  ├(19)auk_dspip_upsample_cic_81.vhd
│  │  ├(20)auk_dspip_variable_downsample_cic_81.vhd
│  │  └█
│  ├(25)clk_doubler.v
│  ├(26)clk_doubler_bb.v
│  ├(27)cyc_pll.bsf
│  ├(28)cyc_pll.ppf
│  ├(29)cyc_pll.qip
│  ├(30)cyc_pll.v
│  ├(31)cyc_pll64.bsf
│  ├(32)cyc_pll64.ppf
│  ├(33)cyc_pll64.qip
│  ├(34)cyc_pll64.v
│  ├(35)cyc_pll64_bb.v
│  ├(36)cyc_pll64_wave0.jpg
│  ├(37)cyc_pll64_waveforms.html
│  ├(38)cyc_pll_bb.v
│  ├(39)cyc_pll_usb.bsf
│  ├(40)cyc_pll_usb.ppf
│  ├(41)cyc_pll_usb.qip
│  ├(42)cyc_pll_usb.v
│  ├(43)cyc_pll_usb_bb.v
│  ├(44)cyc_pll_usb_wave0.jpg
│  ├(45)cyc_pll_usb_waveforms.html
│  ├(46)cyc_pll_wave0.jpg
│  ├(47)cyc_pll_waveforms.html
│  ├(48)dspclkpll.v
│  ├(49)dspclkpll_bb.v
│  ├(50)fifo_1kx16.bsf
│  ├(51)fifo_1kx16.cmp
│  ├(52)fifo_1kx16.inc
│  ├(53)fifo_1kx16.v
│  ├(54)fifo_1kx16_bb.v
│  ├(55)fifo_1kx16_inst.v
│  ├(56)fifo_2k.v
│  ├(57)fifo_2k_bb.v
│  ├(58)fifo_4k.v
│  ├(59)fifo_4kx16_dc.bsf
│  ├(60)fifo_4kx16_dc.cmp
│  ├(61)fifo_4kx16_dc.inc
│  ├(62)fifo_4kx16_dc.v
│  ├(63)fifo_4kx16_dc_bb.v
│  ├(64)fifo_4kx16_dc_inst.v
│  ├(65)fifo_4k_18.v
│  ├(66)fifo_4k_bb.v
│  ├(67)mylpm_addsub.bsf
│  ├(68)mylpm_addsub.cmp
│  ├(69)mylpm_addsub.inc
│  ├(70)mylpm_addsub.v
│  ├(71)mylpm_addsub_bb.v
│  ├(72)mylpm_addsub_inst.v
│  ├(73)pll.v
│  ├(74)pll_bb.v
│  ├(75)pll_inst.v
│  ├(76)sub32.bsf
│  ├(77)sub32.cmp
│  ├(78)sub32.inc
│  ├(79)sub32.v
│  ├(80)sub32_bb.v
│  ├(81)sub32_inst.v
│  └█
├文件夹4：[sdr_lib]
│  ├(1)adc_interface.v
│  ├(2)atr_delay.v
│  ├(3)bidir_reg.v
│  ├(4)cic_decim.v
│  ├(5)cic_dec_shifter.v
│  ├(6)cic_interp.v
│  ├(7)cic_int_shifter.v
│  ├(8)clk_divider.v
│  ├(9)cordic.v
│  ├(10)cordic_stage.v
│  ├(11)ddc.v
│  ├(12)dpram.v
│  ├(13)duc.v
│  ├(14)ext_fifo.v
│  ├(15)fpga_regs_common.v
│  ├(16)fpga_regs_standard.v
│  ├(17)gen_cordic_consts.py
│  ├(18)gen_sync.v
│  ├文件夹1：[hb]
│  │  ├(1)acc.v
│  │  ├(2)coeff_rom.v
│  │  ├(3)halfband_decim.v
│  │  ├(4)halfband_interp.v
│  │  ├文件夹1：[hbd_tb]
│  │  │  ├(1)HBD
│  │  │  ├(2)really_golden
│  │  │  ├(3)regression
│  │  │  ├(4)run_hbd
│  │  │  ├(5)test_hbd.v
│  │  │  └█
│  │  ├(5)mac.v
│  │  ├(6)mult.v
│  │  ├(7)ram16_2port.v
│  │  ├(8)ram16_2sum.v
│  │  ├(9)ram32_2sum.v
│  │  └█
│  ├(19)io_pins.v
│  ├(20)master_control.v
│  ├(21)master_control_multi.v
│  ├(22)phase_acc.v
│  ├(23)ram.v
│  ├(24)ram16.v
│  ├(25)ram32.v
│  ├(26)ram64.v
│  ├(27)rssi.v
│  ├(28)rx_buffer.v
│  ├(29)rx_buffer.v.bak
│  ├(30)rx_chain.v
│  ├(31)rx_chain_dual.v
│  ├(32)rx_dcoffset.v
│  ├(33)serial_io.v
│  ├(34)setting_reg.v
│  ├(35)setting_reg_masked.v
│  ├(36)sign_extend.v
│  ├(37)strobe_gen.v
│  ├(38)tx_buffer.v
│  ├(39)tx_buffer.v.bak
│  ├(40)tx_buffer_xilinx
│  ├(41)tx_chain.v
│  ├(42)tx_chain_hb.v
│  └█
├文件夹5：[usrp_inband_usb_WORKS]
│  ├(1)config.vh
│  ├文件夹1：[db]
│  │  └█
│  ├文件夹2：[incremental_db]
│  │  ├文件夹1：[compiled_partitions]
│  │  │  └█
│  │  └█
│  ├(2)undo_redo.txt
│  ├(3)usrp_inband_usb.asm.rpt
│  ├(4)usrp_inband_usb.csf
│  ├(5)usrp_inband_usb.done
│  ├(6)usrp_inband_usb.esf
│  ├(7)usrp_inband_usb.fit.rpt
│  ├(8)usrp_inband_usb.fit.summary
│  ├(9)usrp_inband_usb.flow.rpt
│  ├(10)usrp_inband_usb.map.rpt
│  ├(11)usrp_inband_usb.map.smsg
│  ├(12)usrp_inband_usb.map.summary
│  ├(13)usrp_inband_usb.pin
│  ├(14)usrp_inband_usb.psf
│  ├(15)usrp_inband_usb.qpf
│  ├(16)usrp_inband_usb.qsf
│  ├(17)usrp_inband_usb.qws
│  ├(18)usrp_inband_usb.rbf
│  ├(19)usrp_inband_usb.sdc
│  ├(20)usrp_inband_usb.sof
│  ├(21)usrp_inband_usb.tan.rpt
│  ├(22)usrp_inband_usb.tan.summary
│  ├(23)usrp_inband_usb.v
│  ├(24)usrp_inband_usb.v.bak
│  ├(25)usrp_inband_usb_assignment_defaults.qdf
│  └█
└█

通用软件无线电平台的FPGA代码，用Verilog编写.zip (952.45 KB, 下载次数: 0, 售价: 30 积分)

		自动登录	找回密码
密码			立即注册