FPGA Cyclone II EP2C5T144C8与MSP430f6638实现DDS(信号发生器)

发表于 2023-7-28 03:34:34

文件列表：
├文件夹1：[DDS-main]
│  ├(1)README.md
│  ├文件夹1：[Software]
│  │  ├文件夹1：[DDS_FPGA]
│  │  │  ├(1)AM.v
│  │  │  ├(2)AM_inst.v
│  │  │  ├(3)ASK.v
│  │  │  ├(4)ASK_inst.v
│  │  │  ├(5)BUS.v
│  │  │  ├(6)BUS_inst.v
│  │  │  ├文件夹1：[db]
│  │  │  │  ├(1)DDS.lpc.html
│  │  │  │  ├(2)DDS.lpc.txt
│  │  │  │  ├(3)DDS.smart_action.txt
│  │  │  │  ├(4)DDS.smp_dump.txt
│  │  │  │  ├(5)logic_util_heursitic.dat
│  │  │  │  ├(6)sld_reserved_DDS_auto_signaltap_0_flow_mgr_c90c.v
│  │  │  │  ├(7)stp1_auto_stripped.stp
│  │  │  │  └█
│  │  │  ├(7)DDS.qpf
│  │  │  ├(8)DDS.qsf
│  │  │  ├(9)DDS.v
│  │  │  ├(10)DDS_assignment_defaults.qdf
│  │  │  ├(11)DDS_generate.v
│  │  │  ├(12)DDS_generate_inst.v
│  │  │  ├(13)FM.v
│  │  │  ├(14)FM_inst.v
│  │  │  ├(15)FSK.v
│  │  │  ├(16)FSK_inst.v
│  │  │  ├文件夹2：[greybox_tmp]
│  │  │  │  ├(1)cbx_args.txt
│  │  │  │  └█
│  │  │  ├文件夹3：[incremental_db]
│  │  │  │  ├文件夹1：[compiled_partitions]
│  │  │  │  │  ├(1)DDS.autoh_e40e1.map.dpi
│  │  │  │  │  ├(2)DDS.autos_3e921.map.dpi
│  │  │  │  │  ├(3)DDS.root_partition.cmp.dfp
│  │  │  │  │  ├(4)DDS.root_partition.cmp.rcfdb
│  │  │  │  │  ├(5)DDS.root_partition.map.dpi
│  │  │  │  │  ├(6)DDS.root_partition.map.hbdb.hb_info
│  │  │  │  │  ├(7)DDS.root_partition.map.hbdb.sig
│  │  │  │  │  └█
│  │  │  │  ├(1)README
│  │  │  │  └█
│  │  │  ├(17)KEY.v
│  │  │  ├(18)KEY_inst.v
│  │  │  ├(19)MODE.v
│  │  │  ├(20)MODE_inst.v
│  │  │  ├(21)MULT_s.qip
│  │  │  ├(22)MULT_s.v
│  │  │  ├(23)MULT_s_bb.v
│  │  │  ├(24)MULT_s_inst.v
│  │  │  ├文件夹4：[output_files]
│  │  │  │  ├(1)DDS.cdf
│  │  │  │  ├(2)DDS.done
│  │  │  │  ├(3)DDS.fit.smsg
│  │  │  │  ├(4)DDS.fit.summary
│  │  │  │  ├(5)DDS.jdi
│  │  │  │  ├(6)DDS.map.smsg
│  │  │  │  ├(7)DDS.map.summary
│  │  │  │  ├(8)DDS.pin
│  │  │  │  ├(9)DDS.pof
│  │  │  │  ├(10)DDS.sof
│  │  │  │  ├(11)DDS.sta.summary
│  │  │  │  ├文件夹1：[greybox_tmp]
│  │  │  │  │  ├(1)cbx_args.txt
│  │  │  │  │  └█
│  │  │  │  ├(12)stp1.stp
│  │  │  │  ├(13)stp1_auto_stripped.stp
│  │  │  │  └█
│  │  │  ├(25)PLL_100M.ppf
│  │  │  ├(26)PLL_100M.qip
│  │  │  ├(27)PLL_100M.v
│  │  │  ├(28)PLL_100M_bb.v
│  │  │  ├(29)PLL_100M_inst.v
│  │  │  ├(30)PM.v
│  │  │  ├(31)PM_inst.v
│  │  │  ├(32)PSK.v
│  │  │  ├(33)PSK_inst.v
│  │  │  ├(34)ROM_Sin.qip
│  │  │  ├(35)ROM_Sin.v
│  │  │  ├(36)ROM_Sin_bb.v
│  │  │  ├(37)ROM_Sin_inst.v
│  │  │  ├文件夹5：[simulation]
│  │  │  │  ├文件夹1：[modelsim]
│  │  │  │  │  ├(1)DDS_run_msim_rtl_verilog.do
│  │  │  │  │  ├(2)modelsim.ini
│  │  │  │  │  ├(3)msim_transcript
│  │  │  │  │  ├文件夹1：[rtl_work]
│  │  │  │  │  │  ├文件夹1：[@b@u@s]
│  │  │  │  │  │  │  ├(1)verilog.prw
│  │  │  │  │  │  │  ├(2)_primary.dat
│  │  │  │  │  │  │  ├(3)_primary.vhd
│  │  │  │  │  │  │  └█
│  │  │  │  │  │  ├文件夹2：[@k@e@y]
│  │  │  │  │  │  │  ├(1)verilog.prw
│  │  │  │  │  │  │  ├(2)_primary.dat
│  │  │  │  │  │  │  ├(3)_primary.vhd
│  │  │  │  │  │  │  └█
│  │  │  │  │  │  ├(1)_info
│  │  │  │  │  │  ├文件夹3：[_temp]
│  │  │  │  │  │  │  ├(1)vlogfm5ija
│  │  │  │  │  │  │  └█
│  │  │  │  │  │  ├(2)_vmake
│  │  │  │  │  │  └█
│  │  │  │  │  ├(4)sinrom1.mif
│  │  │  │  │  └█
│  │  │  │  └█
│  │  │  ├(38)SIN.v
│  │  │  ├(39)sinrom1.mif
│  │  │  ├(40)SIN_inst.v
│  │  │  ├(41)SquareWave.v
│  │  │  ├(42)SquareWave_inst.v
│  │  │  ├文件夹6：[tmp]
│  │  │  │  ├(1)sinrom1.mif
│  │  │  │  └█
│  │  │  ├(43)WaveData.v
│  │  │  ├(44)WaveData_inst.v
│  │  │  └█
│  │  ├文件夹2：[DDS_MCU]
│  │  │  ├(1)lnk_msp430f6638.cmd
│  │  │  ├(2)main.c
│  │  │  ├文件夹1：[src]
│  │  │  │  ├(1)ASCII.h
│  │  │  │  ├(2)BUS_FPGA.h
│  │  │  │  ├(3)DDS.c
│  │  │  │  ├(4)DDS.h
│  │  │  │  ├(5)key.h
│  │  │  │  ├(6)lcd_serial.h
│  │  │  │  ├(7)setclock.c
│  │  │  │  ├(8)setclock.h
│  │  │  │  └█
│  │  │  ├文件夹2：[targetConfigs]
│  │  │  │  ├(1)MSP430F6638.ccxml
│  │  │  │  ├(2)readme.txt
│  │  │  │  └█
│  │  │  └█
│  │  └█
│  └█
└█

FPGA Cyclone II EP2C5T144C8与MSP430f6638实现DDS(信号发生器).zip (1.36 MB, 下载次数: 0, 售价: 10 积分)

		自动登录	找回密码
密码			立即注册