4通道功能性电刺激（FES）电路图/PCB图

文件列表：
├文件夹1：[PCB第一版终稿]
│  ├(1)buy.SchDoc
│  ├(2)fes PCB ECO 2010-3-18 19-47-23.LOG
│  ├(3)fes PCB ECO 2010-3-18 20-26-33.LOG
│  ├(4)fes PCB ECO 2010-3-18 8-50-00.LOG
│  ├(5)fes PCB ECO 2010-3-18 9-10-38.LOG
│  ├(6)fes PCB ECO 2010-3-18 9-19-28.LOG
│  ├(7)fes PCB ECO 2010-3-18 9-22-58.LOG
│  ├(8)fes PCB ECO 2010-3-18 9-43-59.LOG
│  ├(9)fes PCB ECO 2010-3-18 9-46-45.LOG
│  ├(10)fes SCH ECO 2010-3-18 8-42-52.LOG
│  ├(11)fes SCH ECO 2010-3-18 8-54-20.LOG
│  ├(12)fes SCH ECO 2010-3-18 8-54-25.LOG
│  ├(13)fes.PcbDoc
│  ├(14)fes.pcbdoc_viewstate
│  ├(15)fes.PcbLib
│  ├(16)fes.pcblib_viewstate
│  ├(17)fes.pdf
│  ├(18)fes.SchDoc
│  ├(19)fes.SchLib
│  ├文件夹1：[History]
│  │  ├(1)buy.~(1).SchDoc.Zip
│  │  ├(2)buy.~(2).SchDoc.Zip
│  │  ├(3)fes.~(1).PcbDoc.Zip
│  │  ├(4)fes.~(1).PcbLib.Zip
│  │  ├(5)fes.~(1).SchDoc.Zip
│  │  ├(6)fes.~(1).SchLib.Zip
│  │  ├(7)fes.~(10).PcbDoc.Zip
│  │  ├(8)fes.~(10).SchDoc.Zip
│  │  ├(9)fes.~(11).PcbDoc.Zip
│  │  ├(10)fes.~(11).SchDoc.Zip
│  │  ├(11)fes.~(12).PcbDoc.Zip
│  │  ├(12)fes.~(12).SchDoc.Zip
│  │  ├(13)fes.~(13).PcbDoc.Zip
│  │  ├(14)fes.~(13).SchDoc.Zip
│  │  ├(15)fes.~(14).PcbDoc.Zip
│  │  ├(16)fes.~(14).SchDoc.Zip
│  │  ├(17)fes.~(15).PcbDoc.Zip
│  │  ├(18)fes.~(15).SchDoc.Zip
│  │  ├(19)fes.~(16).PcbDoc.Zip
│  │  ├(20)fes.~(16).SchDoc.Zip
│  │  ├(21)fes.~(17).PcbDoc.Zip
│  │  ├(22)fes.~(17).SchDoc.Zip
│  │  ├(23)fes.~(18).PcbDoc.Zip
│  │  ├(24)fes.~(18).SchDoc.Zip
│  │  ├(25)fes.~(19).PcbDoc.Zip
│  │  ├(26)fes.~(19).SchDoc.Zip
│  │  ├(27)fes.~(2).PcbDoc.Zip
│  │  ├(28)fes.~(2).SchDoc.Zip
│  │  ├(29)fes.~(2).SchLib.Zip
│  │  ├(30)fes.~(20).PcbDoc.Zip
│  │  ├(31)fes.~(20).SchDoc.Zip
│  │  ├(32)fes.~(21).PcbDoc.Zip
│  │  ├(33)fes.~(21).SchDoc.Zip
│  │  ├(34)fes.~(22).PcbDoc.Zip
│  │  ├(35)fes.~(22).SchDoc.Zip
│  │  ├(36)fes.~(23).PcbDoc.Zip
│  │  ├(37)fes.~(23).SchDoc.Zip
│  │  ├(38)fes.~(24).PcbDoc.Zip
│  │  ├(39)fes.~(24).SchDoc.Zip
│  │  ├(40)fes.~(25).PcbDoc.Zip
│  │  ├(41)fes.~(25).SchDoc.Zip
│  │  ├(42)fes.~(26).PcbDoc.Zip
│  │  ├(43)fes.~(26).SchDoc.Zip
│  │  ├(44)fes.~(27).PcbDoc.Zip
│  │  ├(45)fes.~(27).SchDoc.Zip
│  │  ├(46)fes.~(28).PcbDoc.Zip
│  │  ├(47)fes.~(28).SchDoc.Zip
│  │  ├(48)fes.~(29).PcbDoc.Zip
│  │  ├(49)fes.~(29).SchDoc.Zip
│  │  ├(50)fes.~(3).PcbDoc.Zip
│  │  ├(51)fes.~(3).SchDoc.Zip
│  │  ├(52)fes.~(3).SchLib.Zip
│  │  ├(53)fes.~(30).SchDoc.Zip
│  │  ├(54)fes.~(31).SchDoc.Zip
│  │  ├(55)fes.~(4).PcbDoc.Zip
│  │  ├(56)fes.~(4).SchDoc.Zip
│  │  ├(57)fes.~(4).SchLib.Zip
│  │  ├(58)fes.~(5).PcbDoc.Zip
│  │  ├(59)fes.~(5).SchDoc.Zip
│  │  ├(60)fes.~(5).SchLib.Zip
│  │  ├(61)fes.~(6).PcbDoc.Zip
│  │  ├(62)fes.~(6).SchDoc.Zip
│  │  ├(63)fes.~(6).SchLib.Zip
│  │  ├(64)fes.~(7).PcbDoc.Zip
│  │  ├(65)fes.~(7).SchDoc.Zip
│  │  ├(66)fes.~(8).PcbDoc.Zip
│  │  ├(67)fes.~(8).SchDoc.Zip
│  │  ├(68)fes.~(9).PcbDoc.Zip
│  │  ├(69)fes.~(9).SchDoc.Zip
│  │  ├(70)output.~(1).SchDoc.Zip
│  │  ├(71)output.~(2).SchDoc.Zip
│  │  ├(72)output.~(3).SchDoc.Zip
│  │  ├(73)output.~(4).SchDoc.Zip
│  │  ├(74)PCB_Project1.~(1).PrjPCB.Zip
│  │  ├(75)PCB_Project1.~(2).PrjPCB.Zip
│  │  ├(76)PCB_Project1.~(3).PrjPCB.Zip
│  │  ├(77)PCB_Project1.~(4).PrjPCB.Zip
│  │  ├(78)PCB_Project1.~(5).PrjPCB.Zip
│  │  ├(79)PCB_Project1.~(6).PrjPCB.Zip
│  │  ├(80)PCB_PROJECT1.~(7).PRJPCB.Zip
│  │  ├(81)PCB_PROJECT1.~(8).PRJPCB.Zip
│  │  ├(82)PCB_PROJECT1.~(9).PRJPCB.Zip
│  │  ├(83)vup.~(1).SchDoc.Zip
│  │  ├(84)vup.~(10).SchDoc.Zip
│  │  ├(85)vup.~(11).SchDoc.Zip
│  │  ├(86)vup.~(12).SchDoc.Zip
│  │  ├(87)vup.~(13).SchDoc.Zip
│  │  ├(88)vup.~(14).SchDoc.Zip
│  │  ├(89)vup.~(15).SchDoc.Zip
│  │  ├(90)vup.~(16).SchDoc.Zip
│  │  ├(91)vup.~(17).SchDoc.Zip
│  │  ├(92)vup.~(18).SchDoc.Zip
│  │  ├(93)vup.~(19).SchDoc.Zip
│  │  ├(94)vup.~(2).SchDoc.Zip
│  │  ├(95)vup.~(20).SchDoc.Zip
│  │  ├(96)vup.~(21).SchDoc.Zip
│  │  ├(97)vup.~(22).SchDoc.Zip
│  │  ├(98)vup.~(23).SchDoc.Zip
│  │  ├(99)vup.~(24).SchDoc.Zip
│  │  ├(100)vup.~(25).SchDoc.Zip
│  │  ├(101)vup.~(26).SchDoc.Zip
│  │  ├(102)vup.~(27).SchDoc.Zip
│  │  ├(103)vup.~(28).SchDoc.Zip
│  │  ├(104)vup.~(3).SchDoc.Zip
│  │  ├(105)vup.~(4).SchDoc.Zip
│  │  ├(106)vup.~(5).SchDoc.Zip
│  │  ├(107)vup.~(6).SchDoc.Zip
│  │  ├(108)vup.~(7).SchDoc.Zip
│  │  ├(109)vup.~(8).SchDoc.Zip
│  │  ├(110)vup.~(9).SchDoc.Zip
│  │  └█
│  ├(20)output.SchDoc
│  ├(21)PCB_Project1.IntLib
│  ├(22)PCB_PROJECT1.pdf
│  ├(23)PCB_PROJECT1.PRJPCB
│  ├(24)PCB_Project1.PrjPCBStructure
│  ├(25)PCB_Project1.SCHLIB
│  ├文件夹2：[ProjectOutputs]
│  │  ├(1)Design Rule Check - fes.drc
│  │  ├(2)Design Rule Check - fes.html
│  │  └█
│  ├(26)vup SCH ECO 2010-3-18 8-42-52.LOG
│  ├(27)vup SCH ECO 2010-3-18 8-54-20.LOG
│  ├(28)vup SCH ECO 2010-3-18 8-54-25.LOG
│  ├(29)vup.SchDoc
│  └█
└█


4通道功能性电刺激（FES）电路图_PCB图.rar (4.02 MB, 下载次数: 0, 售价: 10 积分)

2023-9-19 12:17 上传

点击文件名下载附件